Kurseinschreibung

Sprache:

Deutsch/Englisch. Der Kurs wird hauptsächlich in deutscher Sprache abgehalten. Fachterminologie, Folien und andere Materialien werden hauptsächlich in Englisch zur Verfügung gestellt. Im Allgemeinen können die Studierenden mit dem Lehrer auch auf Englisch kommunizieren.

Einführung:

Die digitale Signalverarbeitung (DSP) wird in vielen Bereichen unseres Lebens eingesetzt. DSP-Algorithmen ändern den Ton von Musik und fügen Surround-Effekte hinzu. Digitalkameras und Smartphones bearbeiten auch viel wenn ein Bild aufgenommen wird, z.B. werden die Farben und das Bildlicht automatisch angepasst. Radargeräte und moderne WLAN-Geräte benötigen ebenfalls leistungsstarke digitale Rechner, um das empfangene analoge Signal nachzubearbeiten und die binären Bits zu extrahieren. Diese Algorithmen benötigen Prozessoren und Chips, die all diese Verarbeitungsaufgaben in Teilen einer Sekunde erledigen können. In diesem Seminar wird erklärt, wie FPGA’s und digitale Chips funktionieren und wie Millionen von DSP-Operationen in jeder Millisekunde berechnet werden können. FPGA’s sind weniger flexibel als typische Prozessoren. Allerdings unterstützen sie eine viel höhere Verarbeitungsleistung und sind kostengünstiger als eine typische Chip-Fertigung. Daher werden FPGA’s in allen Anwendungen eingesetzt, in denen typische Prozessoren zu langsam und/oder die Chip-Implementierung zu teuer ist.

Nach diesem Kurs werden die Teilnehmer praktische Kenntnisse über FPGA’s haben, die Vor- und Nachteile der Datenverarbeitung mittels FPGA’s verstehen und lernen, wie man sie "programmiert". Viele Aspekte, die in diesem Seminar vorgestellt werden, werden auch bei der Herstellung von Chips verwendet.

Themen:

Das primäre Ziel ist es, praktische Fähigkeiten und Kenntnisse zu vermitteln, die für die Verwendung und den effizienten Umgang mit FPGA’s erforderlich sind. Wir beginnen mit der grundlegenden Beschreibung von Logikzellen und -elementen (Look-up-Tabellen, Gatter, Flip-Flops, Multiplexer, Speicher, Hochgeschwindigkeits-Transceiver). Wir werden die Architektur moderner FPGA-Chips untersuchen. Viele der hier vorgestellten Aspekte sind mit einem typischen Chipdesign vergleichbar und sind nicht nur auf FPGA’s beschränkt. Die im Seminar verwendete Software ist auf die lizenzfreie Software Xilinx Vivado (Synthese und Simulation) beschränkt. Beispielhafte Themen sind:

1. Introduction to Digital Systems. Advantages of digital signal processing, forward error correction.

2. Introduction to FPGA (FF, LUT).

3. Critical path and timing in digital circuits.

4. VHDL to FPGA/ASIC hardware mapping.

5. IP catalog and dedicated hardware in FPGA (10G Ethernet, High Speed Serial Transceivers)

6. Memory in FPGA, DSP slices/macro, and PLL blocks.

7. FPGA debugging and different levels of simulation.

8. Power and energy consumption/estimation/optimization in ASIC and FPGA.

9. The beauty of mathematics. DFT, FFT, DCT, WLAN-OFDM, OTFS, JPEG-compression.

10. Chip synthesis and floorplanning in modern 28/22nm CMOS technology.

 

Erforderliche Kenntnisse vor der Anmeldung zum Seminar:

Die Kenntnis grundlegender digitaler Gatter, Multiplexer und sequentieller Elemente wird empfohlen, ist aber nicht unbedingt erforderlich.

Regeln für das Bestehen / Nichtbestehen des Seminars:

Der Lehrende teilt den Studierenden einfache Hausaufgaben zu. Jeder Studierende hat 2 Wochen Zeit, die Ergebnisse der Aufgaben dem Lehrbeauftragten mitzuteilen. Wenn alle Hausaufgaben positiv bewertet werden, ist auch das gesamte Seminar erfolgreich abgeschlossen.

Wenn eine Hausaufgabe nicht genau beschrieben ist oder ein Student Probleme hat, sie zu erledigen, kann der Lehrende im nächsten Seminar um weitere Erläuterungen gefragt werden. In der Regel müssen alle Aufgaben erfolgreich abgeschlossen werden, um das gesamte Seminar zu bestehen. Die Hausaufgaben basieren auf einer kurzen praktischen Übung, die in der Vivado-Software/Matlab/Python durchgeführt werden muss. Jede Hausaufgabe fasst die wichtigsten Aspekte des besuchten Seminars zusammen.


Semester: WiSe 2023/24
Selbsteinschreibung (Teilnehmer/in)
Selbsteinschreibung (Teilnehmer/in)